This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SOLID STATE IMAGE PICKUP DEVICE

Patent Number:

JP61141174

Publication date:

1986-06-28

Inventor(s):

TAKESHITA TETSUYOSHI; others: 03

Applicant(s)::

SEIKO EPSON CORP

Requested Patent:

☐ JP61141174

Application

JP19840263366 19841213

Priority Number(s):

IPC Classification:

H01L27/14; H04N5/335

EC Classification:

Equivalents:

Abstract

PURPOSE:To improve S/N ratio while increasing the saturated light quantity by a method wherein a part of lower electrode of receptive element is oxidized to provide a capacitor in parallel with the receptive between upper and lower electrodes.

CONSTITUTION:A non-doped polycrystalline silicon layer 102 is formed on an insulating substrate 101 and after forming a gate insulating film by thermal oxidation, another polycrystalline silicon layer 103 to be a gate electrode is formed and then ion is implanted to provide source and drain electrodes. Firstly after forming an interlayer insulating film 104, a contact hole is made to form a conductive material into a vertical line 105 and then a flattened film 106 serving both as another interlayer film is formed. Secondary after making a contact hole in the interlayer 106, a conductive thin film 100 is formed to be oxidized as an additional capacitor 109 utilizing a receptive film 108 as a mask. Through these procedures, the additional capacitor 109 with high evenness may be formed easily increasing S/N ratio and saturated light quantity.

Data supplied from the esp@cenet database - 12

⑩ 日本国特許庁(JP)

⑩特許出願公開

. ⑫ 公 開 特 許 公 報 (A)

昭61 - 141174

@Int_Cl.4

識別記号

庁内整理番号

43公開 昭和61年(1986)6月28日

H 01 L 27/14 H 04 N 5/335 7525-5F 8420-5C

審査請求 未請求 発明の数 1 (全4頁)

ᡚ発明の名称 固体撮像装置

②特 願 昭59-263366

發出 願 昭59(1984)12月13日

20発明者 竹下 哲義

 ⑩発明者
 栗原
 一

 ⑩発明者
 岡
 秀明

70発明者 長谷川 和正

⑪出 顋 人 セイコーエプソン株式

会社

四代 理 人 弁理士 最 上 務

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号

明 細 書

1 発明の名称

固体操像装置

- 2. 特許請求の範囲
- (1) 絶録性基板上に形成した受光素子の蓄積放電荷量を検出する形式の固体頻像装置において該受光素子の下部電電の一部を酸化することで上部電電との間に該受光素子と並列に容量を設けたことを特徴とする固体規像装備。
- (2) 受光素子として非晶質シリコン、そして下部電額にクロムもしくはアルミニウムを用いた受光素子で、非晶質シリコンのフォトエッチングと同時に酸化膜の付加容量成分を形成することを特徴とする特許請求の範囲第 1 項記載の固体機像装置

本発明は、固体操像素子を用いた固体操像装置に関するものである。

〔従来の技術〕

従来。固体提像素子としてCCD型やMO8型 が実用化されている。固体操像素子は操像管に比 べて振動や衝撃に強く、消費電力が少なく、長寿 命であるなどの特徴がある。さらに、CCD型と M O B型を比べると、M O B型は C C D型よりも 開口率が大きくできて、転送電荷量の制限がない ので大きな信号量が取り出せる。しかし、MOS 型は雑音が大きいという欠点を有する。第3図に 代表的なMOS型の回路模式図をのせる。この図 を用いて雑音の発生原因をのべると、最大の問題 は水平M08FETスイッチの開閉にともなう雑 音であり、これは垂直ライン Vi ~ Vn の配額容量 が大きく、さらに V1 ~ Vn についているトランジ スタの電極-基板容量が大きいためにラインに残 っている雑音電荷を読み出してしまうことによる。 これらは、受光部の容易に比べてけた違いに大き いために B/N 比の大きな低下につながる。以上の

特開昭 61-141174 (2)

維音の他に解決しなければならない問題にスミアがある。これは C C D 型 K も M O S 型 K も 現われ その原因の一つ K 受光部以外 K 入射した光による 発生電荷が信号ラインに混入することによる。

(発明が解決しようとする問題点)

しかし前述の従来技術では受光案子に付加容量を接続するのに新たに薄膜を設けてやらねばならないために製造工程が増えてしまいコストが増加するとともに、薄膜が均一に形成されにくいために雑音に結びつくことになる。

そこで本発明はこのような問題点を解決するもので、その目的とするところは、 製造工程を増やすことなく 均一な付加容量を受光素子に並列に 設けた固体撤像装置を提供するところにある。

る。受光素子及びスイッチング素子は半導体溶膜 ならばいかなるものでも利用は可能であるが、こ こでは受光素子として非晶質シリコンのフォトダ イォード、スイッチング素子として多結晶シリコ ンTFTを用いて代表させる。無2図は年1図の 等価回路である。第1図において白は断面図。(b) は平面図であり、製造工程としては以下に示す様 になる。石英ガラスなどの絶縁若板 101 上にノン ピープの多結晶シリコン屑 102 を形成、熱酸化法 セゲート絶縁膜を形成後にゲート電標となる第2 の多結晶シリコン層 103 を形成する。これはまた ルート・ラインともなる。その後にイオン打込み 法によりソースとドレイン電板を設ける。次に眉 間絶機膜 10.4 として 860gなどを形成した後、コン タクトホールを形成し垂直ライン 105 を AL などの 導電性物質で形成し、その上に層間絶繰膜を兼ね て平坦化のためにポリイミド樹脂等を 106 として 形成する。以上は一般的な多結晶ポリシリコンで PIの形成方法であり、これから後が本発明に関 して重要な要造工程である。層間絶縁膜にコンタ

(問題点を解決するための手段)

(作用)

本発明の上記の構成によれば、受光素子の下部電話に形成される限化膜が下部電話と上部電話の間で素子の付加容量となり、飽和光量を増すとともに高 8/N 比の低難音固体機像素子となる。

(実施例)

第1図は、本発明の実施例にかける構造図であ

クトホールを形成した後に画案の下部電框として or や AL などで導電性薄膜 107 を形成するが、こ こでこの薄膜は 108 の受光膜を形成後にこの受光 ҟ (ホトレジストがついている場合もある)をマ スクトして 107 の導電性薄膜を酸化して付加容量 部 109 とするため、酸化が容易で酸化膜が高抵抗 で紙告でなくてはならない。酸化方法としては種 4 の方法が考えられるが、 108 の受光薄膜を酸素 とフレオンのブラズマでエッチングする場合は必 然的に酸化/膜 109 が形成され、なんら酸化工程を 増やす必要はない。この方法で酸化した後にさら に酸素プラズマ処理したり、熱磷酸などで酸化し てもよく、水蒸気酸化などもよい。本実施例でこ れらの酸化方法で Cr と AL-8i を下部電板 107 と した場合の特性例を第1級に示す。ここで、 108 の受光薄膜はGDプラズマCVD法で形成した非 品質シリコン(以下、 a - 8 i と略す)、 110 は透 明電振(上部電振)ならばいかなるものでもよい が、ここではITOを用いている。

特開昭61-141174 (3)

てもこれらは 8i 02 中 誘 電 薄膜 を 別途 に 形 成 す る 場合よりも 着 しく 容 易 で あり 、 パラッキも 少 な い (8i 02 の 場合 は [±] 5 男 程度) 。

第2図の等価回路でみると、以上の工程により 受光素子 Did kt 付加容量 Ca が並列についた回路となる。

また上記例では下部電極として金属をあげたが、不純物ドービングされた低抵抗非晶質シリコンを用いて、酸化を行ない 8i 02を形成して付加容滑として用いることもできる。

(発明の効果)

以上述べたように本発明によれば、薄膜受光素子のバターンをマスクとすることで製造工程を増やすことなく、著しく容易に均一性の高い付加容量を形成できるためにB/N比が大きく、飽和光量の大きいすぐれた固体機像装置を低コストで容易に得ることができる。

4. 図面の簡単な説明

焦1図は本発明の固体操像装置の実施例であり

素子容費(PF/100 mm 絶縁性 (1) CF4 + O2 T a - 8i & 0.2 エッチング (2) (1)に加えて 02 プラズマ 最良 0. 5 (3) (1)に加えて 0.5 熱硝酸処理 (4) 電極に AL - Bi を用い a 2 並 (2)の条件 (5) 電極に AL - 8iを 0.3 用いて水蒸気で酸化

注) (1)~(3)の下部電板は Cr である。

第 1 表

第 1 表で菓子容量はα-8i の容量と酸化膜の付加容量との和であるが、α-8i の容量は 0.0 1 PB/100 μm² 程度である。均一性に関しては、(3) の条件がもっとも良く全菓子でのバラツギは ± 1 多以内であり、他は ± 2.5 多以内である。いずれにし

(a) は断面図で、(b) は平面図である。

第2回は実施例の許価回路図である。

第 3 図は一般的な M 0 8 型固体機像装置の回路 図である。

101 …… 基板

103 …… ゲート電極

105 …… 垂直ライン

107 …… 下部電極

108 …… 受光薄膜

109 ----- 散化膜


110 上部電腦


以上

出願人 株式会社 諏訪精工会


代理人 弁理士 最上







第 1 図



第 2 図

